ともの技術メモ

いよいよガーバーファイルを生成する。

このあたりは、FusionPCBのページからもリンクされている「A guide to SeeedStudio’s Fusion PCB Service」というページを参考（というかそのまんま）にした。下記は自分用のメモ。

（１）ガーバー生成用CAMファイルを入手する。

FusionPCBのWebページからDRCファイルをダウンロードした際に、「Seeed_Gerber_Generater_v0r95_DrillAlign.cam」というファイルがあるので、これをコントロールパネルの「CAM Jobs」というところにドラッグ＆ドロップする。

この状態で、レイアウトエディタの左上のCAM（水色の紙テープっぽいボタン）を押す。

別のウインドウが開くので、「File」→「Open」→「Job」とすると、ファイル選択ダイアログが出るので先の「Seeed_Gerber_Generater_v0r95_DrillAlign.cam」を開く。

すると、ウインドウにタブがたくさん表示されるので、その状態で「Process Job」を押すと、プロジェクトディレクトリにGerberデータが出力される。

（２）ガーバーデータのチェック

ガーバービューアを使って内容をチェックする。

オープンソースのものではGerbvというソフトウェアが使える。これをインストールして、「File」→「Open layers」で、先ほど生成されたGerberデータを開く。必要なものは、

• <pbname>.GTL  (top layer)
• <pcbname>.GBL (bottom layer)
• <pcbname>.GTS (solder stop mask top)
• <pcbname>.GBS (solder stop mask bottom)
• <pcbname>.GTO (silk top)
• <pcbname>.GBO (silk bottom)
• <pcbname>.TXT (drill sizes and positions)

の７つのみ。なお、ファイルを開く際はパス名に日本語が含まれているとエラーが出て動かないので要注意。

開くとこんな感じ。

塗りつぶしに筋が入っているのは表示の際の影響だと思う。（倍率を変えたり再表示したりすると消えたり出たりする）

さて、ＰａｙＰａｌのアカウント作らなきゃ。

＜追伸＞
こちらのページやこちらのページも参考にさせていただきました。

回路図を入力したら、レイアウト設計を行う。

（１）外形線の修正

(20)Dimensionレイヤーに1.95inch×1.95inchの外形線を引いた。これで49.53mm四方のサイズになるはず。

（２）部品配置

ラッツネットを参考にしながら部品配置を決める。部品を移動する。移動するとラッツネットがこんがらがるので再度ラッツネットの引き直しをさせる。時々、オートルータを動かして、配線の具合をチェックしながら進める。配線をラッツネット状態に戻すには、コマンド手打ちで、「rip up;」で行える。

今回はほぼ全てをＤＩＰ品にしたので意外に大きくなってしまった。表面実装品にしたほうが小さくまとまるのだけど、手持ち部品の関係もあるのでこのまま進めることにします。

（３）シルクの調整

個々の部品IDのシルク位置はSmash状態にした上で、移動させることができるのだけど、部品ごと移動する場合と、シルクだけ移動する場合があって、今ひとつ法則がよくわからない。追加のシルクを(21)のtPLACE面に配置した。（よく考えたら、裏は何もないので、bPLACEに配置してもよかったかも）

※発注の際にオーダーをシルクで入れないといけないようだ。

（４）べたパターンの生成

ポリゴンを書くボタンで、部品面のベタは(1)TOPレイヤーに、半田面のベタは(16)BOTTOMレイヤーに多角形を書く（四角を描くコマンドではだめっぽい）。多角形は点線で表されるので、そこにNameコマンドでベタ信号にしたい信号名（例えばGND）を記載する。この状態でラッツネットコマンドを実行すると、ベタパターンが見えるようになる。

（５）DRCの実行

FusionPCBのWebページからDRCファイルをダウンロードする。（下のほうにある「Eagle Design Rule: click to download」と書いてある）

ダウンロードすると、「Fusion_eagle_rule_v1.1.dru」というファイルが入手できるので、Eagleのコントロールパネルの「Design Rules」のところにドラッグ＆ドロップで入れる。

その後、DRCコマンドを実行すると、「Load」というボタンが表示されるので、「Fusion_eagle_rule_v1.1.dru」を開いて、「Check」を押す。

自分の場合は、なぜかベタパターンの外形線が線幅のエラーで引っかかってしまった。線幅を変えてもエラーが出続ける。が、あくまでベタ領域を指定する線がエラーを出しているだけなので、この際無視することにした。

＜追伸＞
ベタパターンの外形線の線幅とネットクラス（net class）を比較してエラーを出すようです。
『net classの線幅(width) ＜ ベタパターンのPolygonの外形線の線幅』
を満たしていればエラーは出ないようです。

実験で確認した回路をベースに、基板発注のためにEagleで回路図入力します。細かいところは端折って、自分のメモ中心です。

（１）図面準備

1. 新規作成
2. グリッドの表示
   「View」→「Grid」で「Display」をonにして表示させる。StyleはDotsにした。
3. フレームの配置
   framesライブラリからA4L-LOCを使う。左下を原点に合わせた。

（２）回路図入力

前回とほぼ同じ回路を入力。ただ、パターンのライブラリがまともなピン互換品・類似品を選んで入力を実施。完全に基板作成用の回路図。なので、類似品を使った箇所はパターンで回路が正しいかを確認しないと危ない。

また、今回、FETはチップ品をパラ接続することにした。TO-251のPch PowerMOS FETは絶滅寸前のようなので。

（３）Net Classの設定

「Edit」→「Net classes…」で配線の条件付けを設定する。
例えば、電源のパターンは0.5mm以上、GNDやFANモータの電流が流れるパターンは1mm以上、など。
この設定をしてから、該当する配線を右クリックして、Net Classを設定する。

（４）ERCの実行

電気的エラーチェックを行う。部品定数などが入ってない箇所がある、ということだが、シルク印刷する気もないので無視することにした。